長(zhǎng)江存儲(chǔ)推出3D NAND架構(gòu)Xtacking:I/O接口速度達(dá)3Gbps
發(fā)表時(shí)間:2023-05-29 來(lái)源:本站整理相關(guān)軟件相關(guān)文章人氣:
長(zhǎng)江存儲(chǔ)周一公布了有關(guān)其Xtacking架構(gòu)的關(guān)鍵細(xì)節(jié),該架構(gòu)將用于其即將推出的3D NAND閃存芯片。該技術(shù)涉及使用兩個(gè)晶圓構(gòu)建NAND芯片:一個(gè)晶圓包含基于電荷陷阱架構(gòu)的實(shí)際閃存單元,另一個(gè)晶圓采用CMOS邏輯。
傳統(tǒng)上,NAND閃存的制造商使用單一工藝技術(shù)在一個(gè)晶片上產(chǎn)生存儲(chǔ)器陣列以及NAND邏輯(地址解碼,頁(yè)面緩沖器等)。相比之下,長(zhǎng)江存儲(chǔ)打算使用不同的工藝技術(shù)在兩個(gè)不同的晶圓上制作NAND陣列和NAND邏輯,然后將兩個(gè)晶圓粘合在一起,使用一個(gè)額外的工藝步驟通過(guò)金屬通孔將存儲(chǔ)器陣列連接到邏輯。
Xtacking架構(gòu)旨在使NAND獲得超快的I/O接口速度,同時(shí)最大化其內(nèi)存陣列的密度。
長(zhǎng)江存儲(chǔ)表示,其64層3D NAND芯片的I/O接口速度為3Gbps,比三星最新的V-NAND快兩倍,比主流3D NAND快三倍。
從理論上講,高I/O性能將使SSD供應(yīng)商能夠只用較少的NAND通道制作低容量SSD而不會(huì)影響性能,從而抵消了高傳輸率的低并行性。
此外,通過(guò)將控制邏輯定位在NAND存儲(chǔ)器陣列下方,長(zhǎng)江存儲(chǔ)表示Xtacking架構(gòu)允許最大化其3D NAND容量,并最小化芯片的尺寸。
長(zhǎng)江存儲(chǔ)稱,由于存儲(chǔ)密度的增大可以抵消額外的邏輯晶圓成本,使用兩個(gè)300毫米晶圓不會(huì)顯著增加生產(chǎn)成本。與其他制造商一樣,長(zhǎng)江存儲(chǔ)沒(méi)有公開(kāi)用于3D NAND的光刻節(jié)點(diǎn),只對(duì)外公布使用XMC的工廠生產(chǎn)內(nèi)存和邏輯,并稱外圍邏輯晶元將使用180nm制程加工。
由于兩種晶圓均采用成熟的制造技術(shù)進(jìn)行加工,因此長(zhǎng)江存儲(chǔ)不需要非常高的混合和匹配覆蓋精度來(lái)將它們粘合在一起并形成互連通孔。
一般來(lái)說(shuō),存儲(chǔ)顆粒制造商傾向于將模具尺寸保持在較低的水平,以提高競(jìng)爭(zhēng)力和盈利能力。對(duì)于2D NAND來(lái)說(shuō),在涉及到通常的Gb/mm2指標(biāo)時(shí),拋開(kāi)所有復(fù)雜性和產(chǎn)率,較小的芯片會(huì)讓晶圓成本分散在更多芯片上,進(jìn)而在成本方面獲勝。
而隨著晶圓在化學(xué)氣相沉積(CVD)機(jī)器上花費(fèi)更多時(shí)間,3D NAND技術(shù)變得更加復(fù)雜,因此晶圓廠加工的晶圓數(shù)量以及晶圓本身的成本不再是至關(guān)重要的指標(biāo)。
盡管如此,它們對(duì)于像長(zhǎng)江存儲(chǔ)這樣的公司來(lái)說(shuō),通過(guò)將控制邏輯放在內(nèi)存數(shù)組中,使其NAND密度最大化就已經(jīng)足夠重要了。